Comment le processeur Intel accède-t-il au tampon Branch Trace Store?

Le processeur Intel est doté du logiciel BTS (Branch Trace Store), qui enregistre les twigs et les stocke dans la mémoire tampon spécifiée par l’utilisateur / le programme. En fait, je me demande si le processeur accède au tampon BTS via l’unité MMU (table de pages) ou s’il accède directement directement au tampon BTS?

À partir d’ Intel Manual Volume 3, Chapter 17.4.9 (BTS et DS Save Area), une image pour la version 32 bits de la zone Debug Store

entrer la description de l'image ici

BTS buffer base – Adresse linéaire du premier octet du tampon BTS. Cette adresse doit pointer sur une limite naturelle de double mot.

et pour le IA32_DS_AREA MSR

Écrivez l’ adresse linéaire de base de la zone de gestion du tampon DS dans le MSR IA32_DS_AREA.


En général, chaque adresse que vous définissez sur le processeur est une adresse linéaire, de sorte qu’elle soit indépendante de l’ensemble des segments et que la pagination ne soit effectuée que si elle est activée.
Bien sûr, cela n’est vrai que lorsque cela ne crée pas de dépendance récursive, comme avec le registre CR3 .

Pour répondre directement à votre question: Si la pagination est activée, l’adresse indiquée est traduite, sinon elle est utilisée telle quelle .